Nous poursuivons notre reportage au cœur de la « HPC Valley française » : Teratec. Dans cette 2e partie, focus sur Intel et le laboratoire exascale. Dans le campus Teratec, Intel est très actuel, particulièrement dans le laboratoire Exascale Computing Research.

Le lab a deux objectifs :

-       préparer les applications HPC à l’exascale

-       redéfinir les algorithmes, le parallélisme, la structure des données, le modèle de programmation, etc. 

L’équipe s’articule autour d’une vingtaine de chercheurs et fait parti d’un réseau européen (Intel EU Exascale) et fait aussi parti du projet EXA2CT.

L’évolution des technologies processeurs est énorme depuis presque 50 ans. On est passé d’une gravure 90 nm à seulement 14 nm avec comme objectif le 7 nm ! Mais la question est comment continuer cette évolution ? La loi de Moore n’est plus tenable. Car la physique étant la physique, aujourd’hui, de gros problèmes de stabilité apparaissent dans des gravures trop fines et l’explosion de transistors au cm2. Les atomes ont tendance à s’écarter de leur route… Aujourd’hui, le top des calculateurs affiche 80 000 processeurs (soit 3,12 millions de cœurs !), 33 petaflops utilisables, pour une consommation gigantesque de 17,8 MW ! Clairement, les limites énergétiques de telles machines sont atteintes.

Intel veut apprendre, veut savoir comment mieux utiliser les processeurs et comment créer les bons outils pour les chercheurs et les ingénieurs. Le choix du campus Teratec était assez logique : c’est un lieu unique où on trouve des industriels, des chercheurs, des universitaires, un centre comme le CEA, des éditeurs HPC. Il est donc facile de se voir, de discuter.

Ce laboratoire permet donc à Intel de travailler sur des applications taillées pour les calculateurs petaflopiques et de travailler avec les développeurs pour observer, trouver et comprendre les limites, les points de blocages dans une perspective de l’exascale. Il faut aussi trouver les nouvelles approches technologiques pour ce type d’architectures et de refonder le parallélisme tel qu’on le connaît actuellement.

Mais quand on parle d’exascale, de quoi parle-t-on réellement ? Il s’agit d’architectures capables de produire une puissance de calculs (par seconde) en exaflops soit 10 puissances 18 ! Intel est très actif sur le sujet et les premières architectures devraient voir le jour vers 2018. Mais surtout, on parle de monstres technologiques comportant 100 à 120 millions de cœurs !

Pour utiliser ces futures architectures, il faut des langages, des bonnes pratiques, des modèles de programmation, des algorithmes adaptés, des outils, des compilateurs. Les modèles HPC actuels sont peu ou pas adaptés à l’exascale. Surtout, il faut pouvoir disposer d’un langage et d’algorithme massivement parallèle, MPI / OpenMPI n’est plus adapté. Aujourd’hui, un développeur a déjà du mal à parfaitement maîtriser le multithreading et le parallélisme sur 2 à 10 cœurs sur x processeurs, le HPC est un univers mythique pour de nombreux développeurs.

Le futur du HPC et du calcul massivement parallèle sont deux axes forts du campus Teratec et de Teratec en général. Son ouverture, avec le CEA, aux industriels, aux constructeurs et éditeurs, ainsi qu’aux chercheurs, est un des points clés de Teratec. La recherche fondamentale n’est pas oubliée comme nous venons de la voir avec le lab exascale. L’autre question est de savoir si l’avenir du HPC s’écrira aussi avec le graphène, l’informatique quantique, les deux ou encore autre chose.

La suite dans la 3e partie de ce reportage.

François Tonic cloudmagazine.fr